1總體方案設(shè)計

線陣 CCD 一般不能直接在測量裝置中使用，因此 CCD 驅(qū)動信號的產(chǎn)生及輸出信號的處理是設(shè)計高精度、高可靠性和高性價比線陣 CCD 驅(qū)動模塊的關(guān)鍵。

傳統(tǒng)驅(qū)動 CCD 的設(shè)計方法使 CCD 的工作頻率較慢，信號輸出噪聲增大，不利于提高信噪比，不能應(yīng)用于要求快速測量的場合。而用可編程邏輯器件 CPLD 進行驅(qū)動，則可提高脈沖信號相位關(guān)系的精度，以及提供給 CCD 驅(qū)動脈沖信號的頻率，而且調(diào)試容易、靈活性高。目前，在工業(yè)技術(shù)中，多采用基于 CPLD 的驅(qū)動電路實現(xiàn)線陣 CCD 的驅(qū)動。系統(tǒng)框圖如圖 1 所示。

圖 1 基于 CPLD 的線陣 CCD 的驅(qū)動電路

2 硬件設(shè)計

2. 1 CPLD 的硬件電路的設(shè)計

以 CPLD（ Complex Programmable Logic Device） 器件為核心，設(shè)計線陣 CCD 的驅(qū)動電路。然后在其基礎(chǔ)上擴展，選擇其他元器件，設(shè)計出與其相配套的電路部分，經(jīng)調(diào)試后組成硬件系統(tǒng)。

CPLD 的電路由 5 部分組成， 有源晶振向 EPM240T100C5N 的 U1A 的 IO/GCLK0 口輸入時鐘脈沖 CLK0，提供了 CPLD 工作的時鐘脈沖，因為時序邏輯的需要。U1C 從 JTAG 端口中下載程序，U1B 的 52、54、56、58 口輸出脈沖信號。U1D 管腳接 3. 3 V 電壓，U1E 管腳接地。電路原理如圖 2 所示。

圖 2 CPLD 的電路原理圖

2. 2 DC /DC 模塊的設(shè)計

為得到 CPLD 所需的電壓，外接電源需要經(jīng)過 DC /DC 模塊進行轉(zhuǎn)換。為進一步減少輸出紋波，可在輸入輸出端連接一個 LC 濾波網(wǎng)絡(luò)，電路原理如圖 3 所示。

圖 3 DC/DC 模塊的電路原理圖設(shè)計

2. 3 穩(wěn)壓模塊的電路設(shè)計

由 DC /DC 模塊轉(zhuǎn)換的直流電壓，經(jīng)過一個 R11 電阻和一個發(fā)光二極管接地，發(fā)光二極管指示燈，然后從 AMS 芯片的 Vin 端輸入，進入到芯片的內(nèi)部，經(jīng)過一系列的計算，從 Vout 輸出 3. 3 V 電壓，GND 端端口接地。為消除交流電的紋波，電路采用電容濾波，分別用 0. 1 μF 的極性電容和 10 μF 的非極性電容組成一個電容濾波網(wǎng)絡(luò)。電路原理如圖 4 所示。

圖 4 穩(wěn)壓模塊的電路設(shè)計

2. 4 CCD 電路設(shè)計

CCD 電路采用 TCD1500C，它是一個高靈敏度、低暗流、5340 像元的線陣圖像傳感器。其像敏單元大小是 7 μm × 7 μm × 7 μm，相鄰像元中心距 7 μm，像元總長 37. 38 mm. 該傳感器可用于傳真、圖像掃描和 OCR.TCD1500C 的測量精度和分辨率都很高，并且只需 4 路驅(qū)動信號： SH、φ、RS、SP。電路原理如圖 5 所示。

圖 5 CCD 模塊電路原理圖

2. 5 電平轉(zhuǎn)換的電路設(shè)計

由于 CPLD 輸出的驅(qū)動脈沖電壓為 3. 3 V，而 CCD 工作所需的驅(qū)動脈沖為 5 V，所以需要在 CPLD 和 CCD 之間加入一個電平轉(zhuǎn)換電路。電路原理如圖 6 所示。

圖 6 電平轉(zhuǎn)換的電路原理圖

3 軟件設(shè)計

系統(tǒng)軟件采用 Verilog HDL 硬件描述語言，按照模塊化的思路設(shè)計，將要完成的任務(wù)分成為多個模塊，每個模塊由一個或多個子函數(shù)完成。這樣能使設(shè)計思路清晰、移植性強，在調(diào)試軟件時容易發(fā)現(xiàn)和改正錯誤，降低了軟件調(diào)試的難度。程序中盡量減少子函數(shù)之間的相互嵌套調(diào)用，這樣可以減少任務(wù)之間的等待時間，提高系統(tǒng)處理任務(wù)的能力［7 - 8］。主程序如圖 7 所示。

圖 7 主程序流程圖

SH 是一個光積分信號，SH 信號的相鄰兩個脈沖之間的時間間隔代表了積分時間的長短。光積分時間為 5 416 個 RS 周期，對系統(tǒng)時鐘進行光積分的分頻，實現(xiàn)了 SH 信號脈沖。在光積分階段，SH 為低電平，它使存儲柵和模擬移位寄存器隔離，不會發(fā)生電荷轉(zhuǎn)移。時鐘脈沖φ 為典型值 0. 5 MHz 時，占空比為 50%，占空比是指高電平在一個周期內(nèi)所占的時間比率。它是 SH 信號和占空比為 50%的一個 0. 5 MHz 的脈沖信號疊加，所以 0. 5 MHz 的信號和 SH 信號通過一個或門，就可以實現(xiàn)φ 信號； 輸出復位脈沖 RS 為 1 MHz，占空比 1∶ 3. 此外，RS 信號和 SH、φ 信號有一定的相位關(guān)系，通過一個移位寄存器移相，來實現(xiàn) RS 脈沖信號。

4 仿真實驗

系統(tǒng)時鐘周期部分設(shè)置為 1 ns，正常工作時復位信號 RS 為高電平，然后對 RS、φ、SH 信號進行仿真，結(jié)果如圖 8 所示。

圖 8 QuartusⅡ仿真效果圖

5 結(jié)束語

研究的線陣 CCD 驅(qū)動電路主要是以 CPLD 為驅(qū)動中心而設(shè)計，這種方案減少了以往驅(qū)動電路的電路體積大、設(shè)計復雜、調(diào)試困難等缺點，增加了系統(tǒng)的穩(wěn)定性、可靠性，集成度高且抗干擾能力強。通過對硬件和軟件大量的模擬實驗表明，文中所研究的線陣 CCD 驅(qū)動脈沖信號能夠滿足 CCD 工作所需的基本功能，達到了設(shè)計要求。
烜芯微專業(yè)制造二極管，三極管，MOS管，橋堆等20年，工廠直銷省20%，4000家電路電器生產(chǎn)企業(yè)選用，專業(yè)的工程師幫您穩(wěn)定好每一批產(chǎn)品，如果您有遇到什么需要幫助解決的,可以點擊右邊的工程師,或者點擊銷售經(jīng)理給您精準的報價以及產(chǎn)品介紹